- Diseñar e implementar estrategias de testabilidad (DFT; Design for Test) para circuitos ASIC y sistemas SoC.
- Desarrollar estructuras de test y diagnóstico para circuitos integrados como scan chains, MBIST o LBIST.
- Participar en actividades de generación y validación de patrones de test (ATPG).
- Colaborar con los equipos de diseño, verificación e implementación física.
- Analizar métricas de cobertura y optimizar las soluciones de test durante el desarrollo.
- Dar soporte a las actividades de validación de silicio y fabricación.
Job description provided by Grupo Oesía.
View the original posting
